Skip to main content
建模的方法
使用python语法进行module的定义
- toml用来描述module之间的关系和
- 定义latch的存储器
- 定义module的算法和输入输出
- 配置一些固定的规格参数
针对throughput和latency的建模
- 传递的标准信息都是 inst
- 定义一个通用的TL(throughput latency)的Module
- 支持配置 thread 通道数量
- 处理inst的latency
- 处理inst的throughput:输入的通道的数量,输出的通道数量
- 内部stand-by的容量
- TL可以被递归的进行组合
- TL可以通过简单的python脚本定义输入和输出inst的转换规则
- 激励是一种特殊的Module
- TL可以支持自动的生成统计信息和time line图标
微架构建模
- 延迟模型
- 发送请求,固定延迟,返回请求
- 硬件资源竞争
- 存储器的深度/credit/valid
- 地址相关的bank,读写口竞争,structure harzd
- RAW、WAW等 Data harzd
- 数据流模拟:cache line
- 优先级
- 算法
- 调度算法
数字电路仿真的抽象要素Logicsim
- 状态 Latch
- 并行 Launch
- 指令 Status
- ISA/UISA 作为module之间传递信息的抽象
- 记录各种状态的信息,状态信息的移动