Memory Consistency and Cache Coherence

Memory Consistency and Cache Coherence [illegible]

1. Memory Consistency[illegible]

- [illegible]
  [illegible]
- [illegible] [illegible]
- [illegible]
  [illegible]
- [illegible]：
  - [illegible] **Sequential Consistency**[illegible]
    [illegible]
  - [illegible] **Weak Consistency**[illegible]
    [illegible]
- [illegible]：
  - [illegible]

---

2. Cache Coherence[illegible]

- [illegible]
  [illegible]
- [illegible] [illegible]
- [illegible]
  [illegible]
- [illegible]：
  - **MESI**[illegible] [illegible] Modified[illegible] Exclusive[illegible] Shared[illegible] Invalid [illegible]
  - [illegible] **Write Invalidate**[illegible] [illegible]
  - [illegible] **Write Update**[illegible] [illegible]
- [illegible]：

  - 如果处理器A修改了某个内存位置的值，处理器B的缓存中该位置的旧值必须被更新或失效。

3. 主要区别

特性	**Memory Consistency**（内存一致性）	**Cache Coherence**（缓存一致性）
关注点	内存操作的全局顺序和可见性	多个缓存副本之间的数据一致性
范围	涉及所有内存操作（读/写）的顺序	仅涉及缓存和内存之间的数据一致性
问题背景	多个处理器对共享内存的访问顺序是否一致	多个处理器的缓存中数据是否一致
解决方案	内存一致性模型（如顺序一致性、弱一致性）	缓存一致性协议（如MESI、写失效、写更新）

4. 总结

- **Memory Consistency** 关注的是多处理器系统中内存操作的全局顺序和可见性。
- **Cache Coherence** 关注的是多处理器系统中缓存副本之间的数据一致性。

TSO（Total Store Ordering）内存模型

1. TSO（Total Store Ordering）是一个被广泛使用的内存模型
2. 并在x86架构中使用，RISC-V也提供了TSO扩展，即RVTSO，人们普遍认为x86内存模型等同于TSO，然而Intel和AMD从来没有保证这一点
3. x86选择放弃SC（顺序一致性sequential consistency），以更好地支持基于FIFO的write buffer，用于加速性能
4. TSO和SC最关键的区别就是store可能被放入write buffer中且允许load的bypass
    1. 对于单核视角来说，和SC没有区别，执行顺序和程序顺序一致
    2. 对于多核来说，需要额外的手段来保证memory consistency
5. 由于TSO只允许store-load的重排，因此需要使用FENCE的场合不多，FENCE的实现方式也不是很重要。一种简单的实现是，当FENCE被执行时，清空write buffer，并在FENCE提交之前不再执行后面的load指令。

x86[illegible]

1. [illegible] “[illegible]”
   1. [illegible] “XCHG”[illegible] “XADD”[illegible]
   2. [illegible] `LOCK[illegible]` [illegible] LOCK CMPXCHG
   3. [illegible] A[illegible] `#LOCK` [illegible] A [illegible] A[illegible] “[illegible] A [illegible] A[illegible]
2. fence
   1. sfence: [illegible] sfence[illegible] sfence[illegible]
   2. lfence[illegible] lfence[illegible] lfence[illegible]
   3. mfence[illegible] mfence[illegible] mfence[illegible]
3. C++11[illegible]
   1. Acquire-Release[illegible] Synchronizes-With [illegible]
   2. Release-Consume[illegible] carry-a-dependency [illegible]

```
enum memory_order {
    memory_order_relaxed, // Relaxed
    memory_order_consume, // Release-Consume
    memory_order_acquire, // Acquire-Release
[illegible]
    memory_order_release, // Acquire-Release
[illegible]
    memory_order_acq_rel, // Acquire-Release [illegible] memory_order_acquire[illegible] memory_order_release[illegible]
    memory_order_seq_cst  // [illegible]
};
```