Dynamic Graph Multi Processor [illegible]

[illegible]

1. Etched[illegible] GPU[illegible] TFLOPS[illegible]
2. [illegible] +[illegible] +[illegible]
3. Etched[illegible] H100[illegible] 800[illegible] 3.3% [illegible] Tranformer[illegible] Sohu[illegible] FLOPS [illegible] 90%[illegible] GPU[illegible] 30%[illegible]
4. [illegible] Scaling Law[illegible] Scale Up[illegible] Scaling Law[illegible] Scale Down[illegible]

[illegible]

- [illegible] AI[illegible]
- [illegible] Int8[illegible] pattern[illegible]
- [illegible]
- [illegible] 2D[illegible] => [illegible]
- GPU[illegible] DRAM[illegible]
- [illegible] NoC[illegible] Cache[illegible] Fork/Join [illegible] NoC[illegible] flow control[illegible]
- [illegible] NoC/Cache[illegible]
- [illegible] consistency corhenrency[illegible] [illegible] fence+sync [illegible]
  1. GMP[illegible] fork/join[illegible]
  2. [illegible] fence[illegible]
  3. [illegible] fence[illegible]
- [illegible] IP[illegible] cpu [illegible] IP[illegible] IP[illegible] cache [illegible] cache_hint[illegible]
- [illegible]
  - [illegible] DSA[illegible]
  - [illegible] SOC[illegible]
  - [illegible] NOC[illegible]
- [illegible]
  - [illegible] x[illegible]
  - [illegible]

- DSA的效率，GPU的灵活性

动态/静态

1. 动态和静态的范围
    1. 全静态（graph）调度逻辑，包括DRAM都静态调
    2. 通过LLC隔离DRAM的动态性，LLC以下全静态 L3->LLC->DMA->L1->L0->MALU
2. 静态图
    1. 利用fork/join（硬件加速）描述所有的并行性，比如L1/L0的服用，DMA的操作后同步
    2. 有并行就有调度器，有调度就有缺陷
3. 动态
    1. Root 调度 & 核内调度 & 流水线调度
    2. 数据流、NoC、Cache
    3. Fork Join
    4. 充分利用CPU领域的灵活性，RISCV多核，加速的硬件调度指令（地址计算，IP配置等），同步指令，ForkJoin等
4. 静态
    1. NPU流水线，NPU Kernel，1D 2D指令及组合
    2. DSA Confige
    3. Atomic Reduce专用加速硬件，近存储计算，压缩解压缩
    4. LD/ST+Relu专用硬件

特点

1. NPU的流水线延迟固定，包括LD/ST（编译器已知），都是从L2/L1 <-> L2/L1
2. 都是MLI指令，可以打包成HLI指令，不支持跳转等
3. 不支持不对齐? 不对齐是不是延迟就未知了
4. 同时只能执行一个任务（一堆MLI指令）
5. 指令堆会有Leading/Tainling 时间，scheduler感知得到，可以进行调度，前后两条可以自动pipeline，NPU本身不考虑依赖
6. 强大的软件仿真和验证平台，减少硬件的debug需求，大大简化硬件的调试/检查/报错功能

和主流ASIC区别

1. MLI不是硬件拆分? 由编译器拆分，为了减少硬件的难度
2. scheduler控制NPU的指令搬运、
3. 明确latency
4. 支持打包成HLI

方案

1. 多GM之间共享数据及同步
    1. scheduler可以做及其动态的交互和同步
2. 内存墙
    1. 自动精度缩放，权重存储的是<8bit，DMA搬运的时候变成8bit，每个参数都可以进行不同bit的缩放

3. Launch/Sync/DataFlow
    1. [illegible] Launch[illegible] Sync[illegible] Fork/Join[illegible]
        1. **[illegible] Fork[illegible] Join[illegible] A fork B[illegible] C join B**
        2. fork[illegible] launch[illegible] join[illegible] wait
        3. [illegible] fork[illegible] join[illegible]
        4. [illegible] fork[illegible]
    2. [illegible] Launch[illegible] Sync
    3. [illegible] NoC[illegible] Launch[illegible]
    4. [illegible] Graph Kernel
    5. **[illegible] latency[illegible]**
4. [illegible] launch[illegible]
    1. [illegible] ->[illegible] ->[illegible] in flight[illegible] pipeline [illegible]
    2. [illegible]
    3. [illegible]
    4. [illegible]
    5. [illegible] SRAM[illegible]
        1. [illegible] SRAM[illegible] L1[illegible] L1 [illegible] L2[illegible] LLC
        2. [illegible] L1[illegible] cache[illegible] GEMM[illegible]
        3. [illegible]
        4. [illegible] L1[illegible] bank[illegible] thread [illegible] Engine[illegible] ALU[illegible] RegRead[illegible] MALU[illegible] ld Cal St[illegible]
    6. [illegible] graph[illegible] launch [illegible]
    7. [illegible] DSA [illegible] PPA[illegible] gpu[illegible] gs [illegible] simt[illegible] simi [illegible] data[illegible] structure[illegible] hazard[illegible]
    8. [illegible] DSA [illegible] fence[illegible] TensorALU[illegible] LD[illegible] ST [illegible] latency[illegible] standby [illegible]



问题

1. 支持多线程，为了充分利用硬件，不空泡
    1. 编程复杂
    2. 需要复杂的同步pipeline控制
    3. 需要复杂的编程L2L1复用
2. 不支持多线程
    1. 通过graph指令，配合编译器，单线程实现并行
    2. 专用的加速指令，加速DMA操作，地址计算，同步/异步等
    3. DMA和NPU等外设，可以直接读取Scheduler的Inst SRAM的方式执行，避免配置参数拷贝
    4. 相对于scheduler的外设，通过fork和join到对应的外设来支持异步编程，避免复杂的多线程语义
    5. 物理上可以有超线程并行的硬件，共用一个线程的寄存器和堆栈，通过fork，join软件控制表达并行和依赖
3. VMM怎么和VLD VST并行，pipeline
4. kernel种类太多，体积大怎么办？？
5. 各个IP同步的开销太大
    1. HWSync硬件指令，同步资源集成到RISCV CPU里面去，独立的中断信号线
    2. 各个IP之间通过mailbox相互trigger，mailbox可以动态配置，但是像pipeline那样太复杂了，可以支持forkjoin抽象
6. 数据的写透（fence），流水线都很长，导致leading tailing太大
    1. 每个NPU的任务都有一样的（明确的）leading和tailing时间，所以可以在scheduler直接流水发射

Graph Multiprocessor = GM



1. 同一片代码多个并行传递参数问题
   1. fork支持参数的计算，批量 fork自动累加传递的参数，类似于 for功能的批量 launch，
   2. 一个 kernel最小的 fork出来的执行单位表达类似于一个 gemm指令
2. 架构
   1. 32bit指令宽度
   2. 标量 +向量 +2D混合指令







统一Scheduler调度
不支持 写会 forward
明确的L0 和 流水存储 的管理/复用

体系架构

1. 支持未来的超动态网络？加速动态网络？
    1. 通过静态图的自动动态调度执行，能高效进行基于数据的动态网络
    2. 动态的 launch/fork和 join
2. 编程的抽象
    1. SIMT的编程对象是一个 thread，并且要求所有的任务拆解成一堆一样的 thread
    2. **GMP**更像是 **MGMT**，**Multi Graph Multi Thread**，编程的基本对象是 **Graph**，**Graph** 可大可小，可以组合，可以动态执行（ **Launch**），可以被多个计算核并行加速
    3. 专用的 fork/join指令和硬件记录 graph的 launch和结束
    4. 单个处理单元内部的不是多个线程 free竞争 run，而是经过编译器严格规划的， graph是 processor运行的基本单元， graph内部的多个分支的并行需要精密的同步，
    5. 每个 fork出来的 subgraph对应的处理级别都是明确的，通过 PU执行的 graph，fork出来的 subgraph，就是 hw thread级别。
    6. 同步指令只能在同级别的 graph之间进行？
    7. fork和 join支持 “无主模式 ”， fork出来之后主 graph消失，每个子 graph记住自己和哪些 graph 是并行的，利用这个信息进行同步，直到执行 join之后，回到上一级 graph，此时的 join类似于 barrier。
    8. **counter**：wait 指令总是等待自己的一个 counter值， signal远程的一个 counter值 ，怎么实现灵活动态的同步需求？

1. [illegible] pull[illegible] wait[illegible] wait signal
2. [illegible] launch[illegible]
3. [illegible] launch[illegible] launch[illegible]
4. [illegible] launch[illegible] sub graph[illegible] graph group[illegible] “signal[illegible]”[illegible]

9. [illegible] delay[illegible]
    1. [illegible] data hzd
10. [illegible] stall[illegible] [illegible] [illegible] stall[illegible]

[illegible]

1. Fork Join
    1. fork[illegible]
        1. [illegible]
        2. [illegible] join[illegible]
        3. [illegible] index
        4. [illegible] launch[illegible] ID[illegible] ID[illegible] IP[illegible] memory mapping
    2. fork[illegible] load[illegible]
    3. join[illegible]
        1. launch[illegible] ID
2. [illegible] VR L0.5 [illegible] L0.5[illegible]
3. [illegible] VR L0[illegible] 4[illegible]
4. [illegible] TR L0.5 , [illegible] L0.5[illegible]
5. DTE[illegible] transpose pad slice deslice
6. PU[illegible]
7. [illegible]
    1.

Width (bits)	4	6	3	3	1	[illegible]
Meaning	Reuse flags	Wait barrier mask	Read barrier index	Write barrier index	Yield flag	St[illegible] cycl[illegible]

    2. Reuse flags [illegible] 4[illegible] register[illegible] cache
    3. 6[illegible] barrier[illegible] thread[illegible] cuda [illegible] 6[illegible]
8. async_group [illegible]
    1. async copy bulk [illegible]
9. mbarrier[illegible] fence [illegible]
10. [illegible] credit[illegible] valid/ready [illegible]
    1. [illegible]
    2. [illegible]

    3. [illegible]

[illegible]

1. [illegible] die[illegible]
    1. 4T int8[illegible]
    2. [illegible] 256MB DDR3 DRAM 1866 16bit [illegible] 3.7GB/s[illegible]
    3. [illegible]
2. [illegible]
    1. [illegible] die[illegible]
    2. [illegible]
    3. die to die [illegible] serdes[illegible]

ISA

ctrl

1. Fork(code_index)
2. launch
3. Join()

Scalar

1. scalar [illegible]

Vector

Tensor

Revision #5
Created 11 January 2025 09:46:28 by Colin
Updated 14 March 2025 03:54:46 by Colin