CUDA□□□□

A100□□□□ tensorcore□□□□□□□□□□□□□□□□ https://zhuanlan.zhihu.com/p/620257581

□□ GPGPU□□□□□□ v2.01.pdf

https://zhuanlan.zhihu.com/p/166180054

https://www.tinyedi.com/cuda_learning/#pipeline

https://docs.nvidia.com/cuda/cuda-c-programming-guide/index.html

https://zhuanlan.zhihu.com/p/486224812



Figure 19. Asynchronous Memory Copy with TMA on H100 vs LDGSTS on A100



虽然异步屏障仍然是 Hopper 编程模型的一部分，但 Hopper 添加了一种新形式的屏障，称为 Asynchronous Transaction Barrier。Asynchronous Transaction Barrier 与异步屏障非常相似。它也是一个拆分屏障，但它不仅计算线程到达，还计算事务。Hopper 包含一个用于写入共享内存的新命令，该命令传递要写入的数据和事务计数。事务计数本质上是一个字节计数。异步事务屏障将阻塞等待命令的线程，直到所有生产者线程都执行了到达，并且所有事务计数的总和达到预期值。异步事务屏障是用于异步内存副本或数据交换的强大新原语。

Predicate 有时候代指指令前加的形如 @P0, @!P3 等的 predication，PTX文档里也把这个叫 guard predicate。有时候也会特指那个 predicate register，如 P0, P6, PT，反正都差不多这个意思，不混淆就行。在之前的文章也提到过，在现有的所有架构中，每个指令都有 4bit的编码来指定每个 predicate，3bit用来指定索引（所以每线程有 2^3=8个 predicate register P0~P7，其中 P7=PT 为恒 True），1bit表示是否取反。如果是 @PT，那就会在反汇编中省去不显示。那如果是 @!PT 呢？嗯，大家自己想……

Predicate是控制某个线程是否执行某个指令的两种方式之一，另一种就是 conditional branch。两者的区别在于用 predicate时，可以让 warp内的所有线程名义上走同一路径而省去跳转的开销，从而也避免了可能的 divergence。因为 branch的 latency比较长，还涉及到 instruction cache的问题，一般很短的分支是不太愿意跳转的。当然 branch在出现 divergence的时候，内部也有一个 mask，表明当前这个 thread是否 active，但是用户不能直接修改这个 mask。PTX中可以通过 warp vote或是 load特殊寄存器 %lanemask_* 之类的方法获得当前 warp内的 mask情况。

Cache control指令：这个主要意义是我知道我将要访问的某个元素位于某个 cache line，但是又不确定具体要哪一个值，所以没法先 load。所以可以先把整个 cacheline放到 cache里，等到要用的时候从 cache里取。这样 load的 latency可以更好的被隐藏。PTX有相关的控制指令，但是我在 Turing上测试过几次，只测到过 TLB的 latency被消除，实际访问 latency好像没变，存疑。

Control code主要有 reuse、read barrier、write barrier、wait barrier、yield hint、stall count等几个域。reuse是唯一能在反汇编文本里看到的。它可以有限的解决一些 GPR的 bank conflict问题，也许同时还能减少 GPR的读写，节省一点功耗。关于 barrier的几个主要控制 thread内的依赖性问题，这会影响指令发射的仲裁过程。yield和 stall count主要影响的是 warp调度的逻辑。

memory类的指令是性能优化的重点中的重点。绝大部分未经优化的程序都会是 memory bound，多数实际应用优化完了还是 memory bound。所以，通过合理的选择相应指令，搭配合适的内存排布，从而更好的隐藏内存访问的 latency，或者是减少相应访问的开销，是性能优化中的主要

[illegible]

SASS[illegible] predicate[illegible]

[illegible] `LDG.E R6, [R2] ;` [illegible] `R[2:3]` [illegible] memory IO[illegible] queue[illegible] conflict[illegible] shared memory[illegible] bank conflict[illegible] register[illegible] bank conflict[illegible] atomic[illegible] conflict[illegible] constant memory[illegible] warp[illegible] conflict[illegible] re-issue[illegible] cache miss[illegible] replay[illegible] dispatch port[illegible]

[illegible] CUDA[illegible] Out of order[illegible]

Register Reuse Cache : [illegible] hint[illegible] cache [illegible] read

Wait Dependency Barrier : [illegible] 6bit[illegible] bit[illegible] dependency barrier[illegible] 6[illegible] dependency barrier[illegible] barrier[illegible] Read[illegible] Write[illegible] wait dependency barrier[illegible] SASS[illegible] `DEPBAR.LE SB0, 0x0, {2,1} ;`

Read dependency barrier : [illegible] 3bit[illegible] 6[illegible] barrier[illegible] 0~5[illegible] barrier 1-6 [illegible] barrier[illegible] 0b111[illegible] Read dependency barrier [illegible] hold[illegible] GPR [illegible] GPR[illegible] **Read dependency barrier**[illegible] **memory**[illegible] `F2I/I2F` [illegible]

Write dependency barrier : [illegible] read dependency[illegible] 3bit[illegible] barrier[illegible] Read[illegible] Write[illegible] dependency barrier[illegible] wait[illegible] 6[illegible] Write dependency barrier [illegible] GPR[illegible] predicate[illegible] **barrier** [illegible] **data race**[illegible] latency[illegible] latency [illegible] stall cycle[illegible] race[illegible]

Yield hint flag : [illegible] 1bit[illegible] Yield[illegible] cycle[illegible] warp[illegible] yield[illegible] bit[illegible] stall count[illegible] bit[illegible] 0[illegible] stall[illegible] cycle[illegible] >16[illegible] warp [illegible]

Stall count : [illegible] 4bit[illegible] stall[illegible] cycle[illegible]



CUDA[illegible]

- [illegible]
- [illegible]
- [illegible] Adjust kernel launch configuration to maximize device utilization.
- [illegible]
- [illegible] Minimize redundant accesses to global memory whenever possible.
- [illegible] Avoid long sequences of diverged execution by threads within the same warp.

TMA

TMA [illegible] SM [illegible] 1D [illegible] 5D [illegible] [illegible] [illegible] add/min/max [illegible] / [illegible]

memcpy_async[illegible] API[illegible] , [illegible] group,barrier,pipeline.

- group: [illegible] `cooperative_groups::wait(group)` [illegible] ,[illegible] `group.sync()`, [illegible] group[illegible] . `cooperative_groups::wait` [illegible] ,[illegible] `group.sync()` [illegible] .
- barrier: [illegible] `barrier.arrive_and_wait()` [illegible] ,[illegible] ,[illegible] barrier[illegible] count,[illegible] count[illegible] async_memcpy[illegible]
- pipeline: [illegible] queue

Revision #1
Created 11 January 2025 09:46:27 by Colin

Updated 12 January 2025 06:33:19 by Colin