要保持张量核心持续运行并不容易。
研究人员发现 GPU硬件具有一些特性，对于保持矩阵乘法的运行非常重要：
WGMMA指令虽然是必要的，但使用起来颇为麻烦。
共享内存的速度并不如预期的快，使用时还需格外注意。
生成地址的成本较高。
保持高占用率对于提升性能是有益的，寄存器至关重要
早期 GPU中的张量核心指令如 wmma.mma.sync和 mma.sync，要求 SM一个子单元内的 32个线程的一个 warp
同步传输数据块至张量核心并等待结果。
wgmma.mma_async指令则不同。它允许 128个连续线程跨 SM
所有子单元协作同步，并从共享内存及寄存器（可选）异步启动矩阵乘法。这使得这些 warp
在等待矩阵乘法结果时可以处理其他任务。
然而，这些指令的内存布局极其复杂。未重排的共享内存布局合并性差，需要额外的 L2
带宽。重排的内存布局记录不准确，研究人员花费了大量时间才弄明白。最终发现，这些布局只适用于特定矩
阵形状，并与 wgmma.mma_async指令的其他部分不兼容，例如硬件仅在未重排的布局下转置子矩阵。
此外，未重排的 wgmma布局内存合并性差且有 bank conflicts。尽管 TMA和 L2缓存在如 flash attention
这类内核上能较好地掩盖这些问题，但要充分利用硬件，必须精心控制内存请求的合并和避免 bank conflicts。
TMA
允许用户在全局和共享内存中指定多维张量布局，命令其异步提取张量的一部分，并在完成后触发一个屏障。
这大大节省了地址生成的开销，并简化了 pipelines的构建。
Volta Turing Ampere Hopper
Base Size* 64个 F16(4x4x4) 64个 F16(4x4x4) 256个 F16(8x4x8) 512个 F16(8x4x16)
tensorCore个数 672(8/SM) 576(8/SM) 512(4/SM) 576(4/SM)
SM内算力 * 512个 F16 512个 F16 1024个 F16 2048个 F16
总算力 FOPS(F16) 125T 130.5T 312T 1000T
boost clock(MHz) 1530 1455 1410 ≈A100x1.3
FP64 - - √ √
TF32 - - √ √
BF16 - - √ √
Cuda Tensor Core

FP16	√	√	√	√
FP8	-	-	-	√
INT8/UINT8	-	√	√	√
INT4/UINT4	-	√	√	-
INT1	-	√	√	-

Volta	Turing	Ampere	Hopper	
SM/TPC	2	2	2	2
process blocks/SM	4	4	4	4
FP64/PB	8	-	8	16
FP32/PB	16	16	16	32
INT32/PB	16	16	16	16
tensorCore/PB	2	2	1	1
LSU/PB	8	4	8	8
register file	64KB(16384*32bit)	64KB(16384*32bit)	64KB(16384*32bit)	64KB(16384*32bit)
L0 ICache/PB	1	1	1	1
L1/SHM/SM	128KB	96KB	192KB	256KB
warp scheduler/PB	1(32thread/clk)	1(32thread/clk)	1(32thread/clk)	1(32thread/clk)
dispatch uint/PB	1(32thread/clk)	1(32thread/clk)	1(32thread/clk)	1(32thread/clk)

US AI Semiconductor Controls

GPU	Memory Capacity (GB)	Memory Bandwidth (Tbps)	TeraFLOPs	Bitlength	TPP (TeraFLOPS x Bitlength)	Die size (mm^2)	Performance density (TPP / Die size)	Rule 3A090.a	Rule 3A090.b
H100 SXM	**80**	**3.4**	1,979	8	15,832	814	19.4	APPLIES	DOESN'T APPLY
H20 SXM	**96**	**4.0**	296	8	2,368	814	2.9	DOESN'T APPLY	DOESN'T APPLY
L40S	48	0.9	733	8	5,864	608	9.6	APPLIES	DOESN'T APPLY
L40	48	0.9	362	8	2,896	608	4.8	DOESN'T APPLY	APPLIES
L20	48	0.9	239	8	1,912	608	3.1	DOESN'T APPLY	DOESN'T APPLY
L4	24	0.3	242	8	1,936	295	6.6	APPLIES	DOESN'T APPLY
L2	24	0.3	193	8	1,544	295	5.2	DOESN'T APPLY	DOESN'T APPLY
A100 SXM	40	1.6	312	16	4,992	826	6.0	APPLIES	DOESN'T APPLY
V100 SXM	16	0.9	125	16	2,000	815	2.5	DOESN'T APPLY	DOESN'T APPLY
RTX 4090(1)	24	1.0	661	8	5,285	609	8.7	APPLIES	DOESN'T APPLY
RTX 4080(1)	16	0.7	320	8	2,560	379	6.8	APPLIES	DOESN'T APPLY
AMD MI210	64	1.6	181	16	2,896	770	3.8	DOESN'T APPLY	APPLIES
AMD MI250X	128	3.2	383	16	6,128	1,540	4.0	APPLIES	DOESN'T APPLY
AMD MI300X(2)	192	5.6	2,400	8	19,200	2,381	8.1	APPLIES	DOESN'T APPLY
Intel Gaudi2(2)	96	2.5	700	8	5,600	826	6.8	APPLIES	DOESN'T APPLY

1. Not "designed" for datacenter
2. No official specs, estimated

semianalysis
新智元

tensorCore的启动是依靠 SM内的 thread（ warp）共同完成的，每个 thread 能提供的数据个数是相同的，因此统计这个算力能有助于分析 SM内部的 thread和 tensorCore之间的调度方式

Revision #1
Created 11 January 2025 09:46:27 by Colin
Updated 12 January 2025 06:34:03 by Colin